Responsable(s) du cours

Description du cours

Objectif du cours

À la fin du cours, l'étudiant devra être en mesure:
d'analyser et de concevoir des circuits CMOS simples et complexes;
de comprendre les procédés de fabrication de circuits intégrés ainsi que le fonctionnement des différents types de mémoires.

Contenu du cours

1. Introduction : évolution des technologies, Loi de Moore, Rendement. Métriques : fiabilité, puissance, délais, marge de bruits. Niveaux d'abstraction, modèles de transistor MOS et de jonction pn.
2. Modèles détaillés du transistor MOS : relation I-V, canal long et court, saturation, courant sous le seuil, capacités et thyristors parasites. L'inverseur CMOS : fonction de transfert, tension de seuil, marges de bruit
3. Technologies et procédés de fabrication. Purification et croissance de lingot. Photolithogravure. Émulsion. Étapes de fabrication et de traitement : croissance, déposition, gravure, implantation ionique, diffusion, mise en boitier.
4. Masques et règles de dessin d'une technologie CMOS. Outils d'aide pour le dessin des masques : extraction de circuits et vérification (DRC, LVS). Électromigration. Vidéos sur la fabrication d'un circuit intégré. Introduction aux portes logiques CMOS statique : réseau PDN, PUN, dessin des masques, graphe d'Euler, diagramme en bâtonnets.
5. Interconnexions : capacités et résistances parasites. Modèles d'interconnexions : ponctuel, distribué, pi, T. Délai d'Elmore. Optimisation du délai. Délai de l'inverseur : dimensionnement selon la performance, la puissance, la pente. Effet de l'entrance et la sortance.
6. Attaque de grosses charges capacitives. Portes logiques CMOS : modèles de délai intrinsèque et extrinsèque, techniques de design.
7. Puissance : statique, dynamique, courants de court-circuit et de fuite, réduction, distribution, dimensionnement pour la puissance. Logique à rapport d'impédance. Logique dynamique : Domino, NORA/Zipper, fuite et partage de charges. Logique DCVS.
8. Circuits séquentiels et éléments de mémoire : temps de prépositionnement et de maintien, latches, flip-flops, maître-esclave, bascule à impulsion, mémoires statiques et dynamiques. Stratégie de génération d'horloge. Monostables et multivibrateurs.
9. Conception de modules arithmétiques. Additionneurs : propagation de retenue, miroir, réseau à relais, Manchester. Architectures à sélection, saut et anticipation de retenue. Arbres d'additionneurs. Multiplicateurs. Décaleurs.
10. Mémoires à semiconducteur : hiérarchie et architecture de mémoires. CAM. SRAM : 6 transistors, 4 transistors, stratégies de lecture et d'écriture. DRAM: 3 transistors, 1 transistor. ROM, EPROM, EEPROM. Flash EPROM: NAND, NOR. Circuiteries périphériques.
11. Introduction aux méthodologies de conception de circuits intégrés : compromis, modèles de coût, aspects économiques, Boitiers, règle de Rent. Styles de design : full custom, cellules normalisées, matrice de portes, mers de portes, PLA, matrices configurables (SRAM, antifusible), ASIC, ASIC structuré, macro-cellules, SoC, plateformes. Rendement. Réduction à l'échelle. Limitations technologiques.

Modalités d'évaluation

* Barême: Selon la distribution des notes finales.

**Aucune documentation permise SAUF 1 feuille 8½ x 11 recto-verso écrite à la main pour les quiz et l'examen intra, 2 feuilles 8½ x 11 recto-verso écrites à la main pour l'examen final

LABORATOIRES

Les séances de laboratoires (3 heures/semaine) sont obligatoires et font partie intégrante du cours et de l'évaluation. Les étudiants doivent se présenter aux séances afin d'effectuer les travaux pratiques et présenter leurs résultats à l'auxiliaire d'enseignement.  Chaque travail pratique sera présenté sous la forme d'un rapport identifié avec votre nom, le numéro du cours et du groupe, ainsi que le numéro du travail pratique. Une pénalité de retard de 25% par jour sera appliquée aux travaux remis après les dates prévues dans l'énoncé du laboratoire.

L'entraide entre les équipes est fortement encouragée, principalement pour partager des idées (architectures, diagrammes blocs brouillon), leur savoir-faire, des astuces, etc. Il est toutefois hors de question que tout document, rapport ou fichier soit copié, divulgué, transformé ou non. Le réglement no 18 de l'UQAM sur les infractions de nature académique sera appliqué avec rigueur.

Les règlements concernant le plagiat seront strictement appliqués. Pour plus de renseignements, veuillez consulter les sites suivants :

www.integrite.uqam.ca

http://www.bibliotheques.uqam.ca/plagiat

http://www.sciences.uqam.ca/decanat/reglements.php

Engagements et Responsabilités

Intégrité académique

Médiagraphie

VO Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic -- Digital Integrated Circuits - A Design perspective, Second Edition -- Prentice Hall, 2003.

UO www.moodle.uqam.ca
Les acétates et énoncés de laboratoires sont disponibles sous MIC5120.

VC Savaria, Yvon -- Conception et vérification des circuits VLSI -- Édition de l'École Polytechnique de Montréal, 1998.

VC Weste, N.H.E., Harris D. -- CMOS VLSI Design - A Circuits and Systems Perspective, 3rd Edition -- Addison Wesley, 2005.

VC Jacob Baker, R, Harry, W., Li, Boyer, David E. -- CMOS Circuit Design, Layout & Simulation -- IEEE Press, 1998.

VC Smith, Michael John Sebastian -- Application - Specific Integrated Circuits -- Addison Wesley, 1997.

VC Mukherjee, Amar -- Introduction to nMOS & CMOS VLSI systems design -- Prentice Hall, 1986.

VC Mead & Conway -- Introduction aux Systèmes VLSI -- Inter-Edition, 1983.

VC N.H.E. Weste, Eshraghian -- Principle of CMOS VLSI design. A System Perspective -- Addision Wesley, 1993, Second Edition.

VC Geiger, R.L., Allen, P.E., Strader, N.R. -- VLSI Design Techniques for analog and digital circuits -- McGraw-Hill.

VC Mavor, J., Jack, M.A., Denyer, P.B. -- Introduction to MOS LSI Design -- Addison Wesley, 1983.