% MIC6130 — Circuits intégrés programmables % UQAM — Département d'informatique % Plan de cours — Automne 2021 * Horaires, locaux et enseignants: * Site web du cours: Responsable(s) du cours ======================= Coordination ------------ Bégin, Guy PK-4825 Enseignement ------------- Montano, Federico PK-4115 Groupes: 050 Description du cours ==================== Ce cours vise à permettre de faire l'étude des différents circuits intégrés programmables et de leurs applications dans la conception des systèmes électroniques; de maîtriser les outils CAO pour la synthèse et la programmation des circuits intégrés programmables. Étude des différents circuits intégrés programmables et de leurs applications. Circuits ASIC, PAL, FPLA, PLD, matrice de portes programmable - FPGA. Théorie et outils CAO pour la synthèse et la programmation des circuits intégrés programmables. Conception de systèmes avec des composants programmables. Travaux pratiques en laboratoire (2 heures/semaine). Préalables académiques : MIC1065 Circuits logiques Objectif du cours ================= Le cours MIC6130 permettra à l'étudiant d'acquérir une formation théorique et pratique sur les méthodes et les outils de conception des circuits intégrés programmables. À la fin de ce cours, l'étudiant devra être en mesure: - de comprendre les méthodes de conception, vérification et simulation des circuits intégrés programmables; - de connaître la structure et l'architecture interne de ces circuits; - de choisir le circuit intégré programmable pour une application À la fin des séances de laboratoire, l'étudiant devra être capable: - d'utiliser un système de conception des circuits intégrés programmables - de faire la conception de ces circuits avec un langage spécialisé - d'utiliser les outils de simulation et synthèse des circuits intégrés programmables. Contenu du cours ================ 1. Introduction - Survol des circuits intégrés programmables - Environnement de conception pour les circuits intégrés programmables - Carte de prototypage 2. Modélisation, simulation, synthèse et vérification - Étapes de conception - Description comportementale - Simulation, bancs d'essai - Revue du langage de description (HDL) pour la simulation fonctionnelle - Couverture de vérification - Outils de synthèse logique et physique (définition des broches, spécification et vérification temporelle) - Outil de débogage in-situ 3. Description HDL de circuits pour la synthèse logique et leur utilisation - Circuits combinatoires: multiplexeurs, démultiplexeurs, décodeurs, encodeurs, amplificateur trois états, comparateurs, UAL, circuits arithmétiques - Circuits séquentiels: bascules, compteurs, machines à états finis (FSM, ASMD) - Générateur automatique de blocs fonctionnels (SoC) et leur utilisation 4. Structures logiques internes du FPGA et leur utilisation - LUT, multiplexeurs : délai, interconnexions - Structures pour circuits arithmétiques - Bascules, horloges et réseau de reset - Registres à décalage - Compteurs - Mémoires : blocs, distribuées - Horloges: réseau, domaines, synchronisation, DCM, PLL - Exemples de circuit : FIFO, générateur de délai, microprocesseur, FSM, communication sérielle 5. Technologies des circuits intégrés programmables - Circuits et technologies PLD, CPLD, FPGA et ASIC - Analyse de coûts et comparaison CPLD, FPGA, ASIC 6. Les structures d'entrée/sorties des circuits FPGA - Blocs logiques d'entrées/sorties configurables - Normes d'interconnexions Formule pédagogique =================== Séances hebdomadaires en présentiel Modalités d'évaluation ====================== Description sommaire Date Pondération -------------------------------- ----------------------- ------------- Examen intra 29 octobre 2021 \* Examen final 17 décembre 2021 \* Laboratoires Au cours du trimestre 40 % Projet de conception en équipe 21 décembre 2021 20 % BARÈMES: - Selon la distribution des notes finales. Le meilleur des deux examens compte pour 25 % des points et l'autre pour 15 %. La qualité du français sera prise en considération, tant dans les examens que dans les travaux pratiques (jusqu'à 10 % de pénalité). LABORATOIRES Les séances de laboratoire (2 heures/semaine) sont obligatoires et font partie intégrante du cours et de l'évaluation. Les étudiants doivent se présenter aux séances afin d'effectuer les travaux pratiques et présenter leurs résultats à l'auxiliaire d'enseignement. Médiagraphie ============ VO W. J. Dally, R. C. Harting, et T. M. Aamodt. -- Digital Design Using VHDL : A Systems Approach, Cambridge University Press. (ISBN : 978-1107098862) OU W. J. Dally et R. C. Harting. Digital Design : A Systems Approach, Cambridge University Press. (ISBN : 978-0521199506) VO Pong P. Chu. -- RTL Hardware Design Using VHDL : Coding for Efficiency, Portability, and Scalability, Wiley. UO UO VC Brown, Vranesic -- *Fundamentals of Digital Logic with VHDL Design* -- MCGRAW HILL, 2000. VC Pong P. Chu. -- *FPGA Prototyping by VHDL Examples : Xilinx MicroBlaze MCS SoC*, 2e édition, Wiley. (ISBN : 978-1-119-28274-7) VR Roland Airiau, Jean-Michel Bergé, Vincent Rouillard -- *VHDL langage, modélisation, synthèse, 2e édition* -- PRESSE POLYTECHNIQUES ET UNIVERSITAIRES ROMANDES. VC Clive "Max" Maxfield -- *The Design Warrior's Guide to FPGAs* -- ELSEVIER, 2004. VC Michael John Sebastian Smith -- *Application-Specific Integrated Circuits* -- ADDISON WESLEY, 1997. VC Douglas J. Smith -- *HDL Chip Design* -- DOONE PUBLICATIONS, 1996. VC John Wakerly -- *Digital Design: Principles and Practices* -- PRENTICE-HALL. VC James R. Armstrong and F. Gail Gray -- *VHDL Design Representation and Synthesis* -- PRENTICE-HALL. VC D. Van den Bout -- *The Practical Xilinx Designer Lab Book* -- PRENTICE HALL, 1998. VC R.C. Seals and G.F. Whapshott -- *Programmable Logic: PLDs and FPGAs* -- PRENTICE-HALL. VC Z. Navibi -- *VHDL: Analysis and Modeling of Digital Systems* -- PRENTICE-HALL. VC D. Houzet -- *Conception des circuits en VHDL, Principes et méthodologi,* -- TOULOUSE: CÉPADUÈS. VC K.C. Chang -- *Digital Design and Modeling with VHDL and Synthesis* -- IEEE COMPUTER SOCIETY, 1997. VC Laurent Dutrieux et Didier Demigny -- *Logique programmable, Architecture des FPGA et CPLD, Méthodes de conception, Le langage VHDL* -- EYROLLES, 1997.